品質ゲート制御理論: 製造AIにおけるリアルタイム安定性解析

要旨

製造環境には、ソフトウェアや財務意思決定システムとは根本的に異なるガバナンス上の課題が存在します。ソフトウェアでは、決定は個別の時点で正しいか間違っているかのいずれかになります。製造において、品質は 連続的な動的変数です。不良率は、材料特性の変動、工具の磨耗の蓄積、環境温度のドリフト、および数百のプロセス パラメーター間の相互作用によって時間の経過とともに変化します。製造における品質ゲートは、二項対立の合否チェックポイントではありません。これはフィードバック コントローラーであり、持続的な外乱に対して連続プロセスを安定させる必要があります。

この論文は、製造品質ゲートを制御システムの問題として定式化します。動的システムの状態変数として欠陥率 d(t) をモデル化し、プロセス入力と欠陥出力を関連付けるプラント伝達関数 G(s) を導出し、有界外乱の存在下で d(t) を設定可能な許容誤差 d_max 未満に維持する PID スタイルのゲート コントローラー C(s) を設計します。 Lyapunov 安定理論を適用して、コントローラーのゲインが明示的に導出された条件を満たす場合、閉ループ品質システムは d* = 0 で全体的に漸近的に安定した平衡状態を有することを証明します。次に、外乱除去能力を分析し、ゲート コントローラーが境界入力境界出力 (BIBO) 安定性を提供することを示し、材料変動、工具摩耗、および環境ドリフト外乱下での最悪の場合の欠陥逸脱を定量化します。

この分析は、多段階の品質カスケード、つまり 1 つの段階の出力品質が次の段階の入力品質となる一連の製造ステップにまで及びます。カスケード伝達関数を導出し、各ステージで適切に調整されたゲートが、実験構成でステージあたり 0.12 倍の減衰係数で、欠陥伝播の幾何学的減衰を提供することを示します。

フォトリソグラフィー、エッチング、蒸着、化学機械研磨、計測検査を含む半導体製造のケーススタディに関するフレームワークを検証します。 PID ゲート コントローラーは 94.7% の欠陥封じ込め (下流の伝播前に検出される許容範囲外の状態の割合) を達成し、平均ゲート応答時間は 178 ミリ秒、最悪の場合の材料変動下での最小ゲイン マージンは 8.3dB です。このシステムは、MARIA OS ゲート エンジンの拡張機能として実装されており、ソフトウェアおよび財務意思決定ゲートに使用されているのと同じガバナンス アーキテクチャが、適切な制御理論基盤を備えた連続製造プロセスに拡張できることを示しています。

核となる洞察は、製造における品質ガバナンスは安定性の問題であり、分類の問題ではないということです。ゲートは単に欠陥を検出するだけではなく、外乱に対して欠陥率を安定させ、モデルの不確実性に対して安定マージンを維持し、多段階プロセスによる欠陥の伝播を軽減する必要があります。制御理論は、証明可能な保証とともにこれらの目的を達成するための数学的枠組みを提供します。

1. AI主導の生産における製造品質危機

製造ラインへの AI の統合は劇的に加速しています。現在、AI 駆動システムは、半導体工場でのリソグラフィ アライメントの制御、自動車組立での溶接パラメータの調整、医薬品製造での化学物質の投与の最適化、積層造形での熱プロファイルの管理を行っています。これらのシステムは前例のないスループットと精度を提供しますが、既存の品質フレームワークでは対処できるように設計されていなかったガバナンスの課題が生じます。

1.1 製造品質の時間的側面

製造における従来の品質保証は、履歴データから導き出される管理限界に対してプロセス出力を監視する統計的プロセス管理 (SPC) に依存しています。 SPC は基本的に 検出 フレームワークです。プロセスが制御不能になったことを特定し、是正措置をトリガーします。制限は遅延です。 SPC チャートが制御不能状態を示した時点で、欠陥製品はすでに生産されています。半導体工場が 1 日に数千枚のウエハを生産し、各ウエハに数十億個のトランジスタが含まれる大量生産では、たとえ数分間の検出されないドリフトでも数百万個の欠陥コンポーネントが発生する可能性があります。

AI 主導のプロセス制御は、品質の偏差が発生する前に予測し、リアルタイムでプロセス パラメーターを調整することで、この待ち時間のギャップを埋めることを約束します。しかし、これにより新たな問題が生じます。AI コントローラー自体が不安定性の原因である。コントローラーを過剰に補正すると発振が発生します。ノイズを信号であるかのように反応するコントローラーは、スプリアスな変動を引き起こします。他の品質指標を犠牲にして 1 つの品質指標を最適化するコントローラーは、多次元のドリフトを引き起こします。品質ゲートは製造プロセスだけでなく、それを管理する AI コントローラーも管理する必要があります。

1.2 AI 制御製造に特有の故障モード

従来の SPC では対処できない、AI 制御の製造に特有の 4 つの故障モードを特定します。

モード 1 -- コントローラー発振: AI コントローラーは、検出された偏差を修正するためにプロセス パラメーターを調整します。補正がオーバーシュートし、逆方向にずれが生じます。コントローラーは再び修正し、振動が増大します。半導体リソグラフィーでは、これは連続するウェーハ全体で露光過剰と露光不足が交互に現れることで現れ、二峰性の欠陥分布が生じますが、SPC はこれを大幅な歩留り低下の後にのみ検出します。

モード 2 -- ノイズ増幅: AI コントローラーは測定ノイズを実際のプロセス偏差として扱い、それに応じて調整します。各調整により、修正前には存在しなかった実際の変動が生じます。これは、一般的な原因による変動をあたかも特殊原因による変動であるかのように対応するという古典的な問題ですが、経験豊富なプロセス エンジニアの統計的直観が欠けている AI コントローラーは特に影響を受けやすくなります。

モード 3 -- クロスパラメータ結合: 製造プロセスには複雑なパラメータの相互作用があります。厚さの偏差を補正するために温度を調整すると、応力プロファイルが変化する可能性があり、これがその後のエッチング速度に影響を及ぼし、2 段階下流で寸法偏差が生じます。 AI コントローラーが 1 つのステージで 1 つのパラメーターを最適化すると、複数ステージのプロセス全体が不安定になる可能性があります。

モード 4 -- コンセプト ドリフト: プロセス パラメーターと品質結果の関係は、機器の老朽化、材料ロットの変更、環境の変動により時間の経過とともに変化します。履歴データに基づいてトレーニングされた AI コントローラーは、基礎となるプロセスが進化するにつれて、徐々に精度を失います。明示的なドリフト検出がないと、コントローラーの補正はますます不適切になり、体系的なバイアスが生じます。

1.3 制御理論の必須事項

これらの故障モードは共通の構造を共有しています。それらはすべて 安定性の問題です。コントローラーの発振は、フィードバック ループの不安定性です。ノイズの増幅は外乱の除去の失敗です。クロスパラメータ結合は、プラント ダイナミクスの不適切なモデルです。コンセプト ドリフトは、コントローラーが追跡できない時間変化するシステムです。制御理論は、4 つの問題すべてを分析および解決するための統一された数学的フレームワークを提供します。

重要な概念の変化は、品質ゲートをチェックポイントとして扱うのをやめ、コントローラーとして扱い始めることです。チェックポイントは製品を検査し、合格か不合格かの二者択一の決定を行います。コントローラーはプロセスの状態を観察し、修正信号を計算して、プロセスをリアルタイムで調整して安定性を維持します。チェックポイントはリアクティブです。コントローラーはプロアクティブです。チェックポイントは欠陥を検出します。コントローラーがそれを防ぎます。

MARIA OS フレームワークでは、これは、ゲート評価パイプラインを 5 段階の分類プロセス (リスク スコアリング、証拠チェック、しきい値比較、ゲート適用、人間によるエスカレーション) から、測定サイクルごとに実行される連続フィードバック ループに拡張することを意味します。ゲートは依然として個別の決定 (ロットの受け入れ、ロットの拒否、人間へのエスカレーション) の分類を実行しますが、それらの個別の決定の間に、欠陥率を安定させる連続コントローラーを実行します。

2. 動的状態変数としての欠陥率

まず、製造品質システムを、欠陥率を主な状態変数とする動的システムとして形式化します。

2.1 状態変数の定義

ここで、Delta_t は測定ウィンドウです (大量生産では通常 1 ～ 60 秒)。欠陥率 d(t) は、MARIA OS 責任フレームワークにおけるリスク スコア S_i = I_i x R_i の製造に相当します。どちらも、ゲートの決定が依存する連続量です。

2.2 プロセスダイナミクス

不良率はプロセスダイナミクス、つまり制御可能な入力（温度、圧力、速度、投与量）、制御不可能な外乱（材料特性、周囲条件、装置の状態）、および品質出力（寸法、表面特性、電気特性）の間の物理的関係に従って変化します。次の状態方程式を使用して、一次線形時不変 (LTI) システムとしてプロセスをモデル化します。

ここで、tau_p は プロセス時定数 (プロセスが入力変化に自然に応答する時間スケール)、K_p は プロセス ゲイン (入力変化に対する欠陥率変化の定常状態の比率)、u(t) は 制御入力 (プロセス パラメーター調整を表すゲートの補正信号)、w(t) は 外乱入力 (材料の変動、ツールの磨耗、および環境ドリフトの複合効果) です。

1 次モデルは本質的なダイナミクスを捉えています。プロセスには慣性 (tau_p によって特徴付けられる) とゲイン (K_p) があり、外部外乱 (w(t)) の影響を受けます。実際の製造プロセスは高次で非線形ですが、一次近似は主要な動的モードを捉え、コントローラー設計に扱いやすい基礎を提供するため、プロセス制御で広く使用されています。

2.3 伝達関数の表現

初期条件をゼロにして状態方程式をラプラス変換すると、次のようになります。

並べ替え:

プラント伝達関数 (制御入力から不良率まで) は次のとおりです。

これは、DC ゲイン K_p と時定数 tau_p による一次遅れです。 外乱伝達関数 (外乱から不良率まで) は次のとおりです。

両方の伝達関数は s = -1/tau_p で同じ極を共有しており、開ループ プロセスが安定していることが確認されます (極は左半平面にあります)。ただし、開ループの安定性は、欠陥率が許容範囲内にとどまることを意味するものではなく、境界のある入力に対して欠陥率が有限の定常状態の値に落ち着くことを意味します。外乱が持続する場合（たとえば、プロセス平均をシフトする材料ロットの変更）、定常状態の不良率が許容範囲を超える可能性があります。コントローラーの仕事は、そのような妨害を拒否することです。

2.4 状態空間の拡張

セクション 8 の多段階解析では、状態ベクトルを拡張して、不良率 (積分制御用) と上流段階の不良率の積分を含めます。拡張された状態ベクトルは次のとおりです。

ここで、d_up(t) は上流段階から到着する欠陥率です。拡張状態空間モデルは、多段階カスケード解析の基礎を提供します。

2.5 パラメータの識別

プロセスパラメータ K_p と tau_p は、ステップ応答実験から特定されます。プロセスパラメータの既知の段階的変化(たとえば、5度の温度上昇)が適用され、その結果生じる欠陥率の変化が経時的に測定されます。 DC ゲイン K_p は、ステップ入力の大きさに対する定常状態の欠陥率の変化の比です。時定数 tau_p は、欠陥率が定常値の 63.2% に達するまでの時間です。

実際には、K_p と tau_p は動作点によって変化し、時間の経過とともに変化します (機器の老朽化、レシピの変更などにより)。コントローラーはこれらの変動に対して堅牢である必要があり、これがセクション 5 の安定余裕分析の動機となります。

3. 制御理論ゲートモデル

プラントのダイナミクスが確立されたので、今度はフィードバック コントローラーとして品質ゲートを設計します。ゲートは欠陥率 d(t) を観察し、それを基準 (目標欠陥率 d_ref、通常はゼロまたは小さい許容ベースライン) と比較し、誤差信号を計算して、補正制御入力 u(t) を生成します。

3.1 フィードバック ループのアーキテクチャ

製造品質ゲートの標準フィードバック制御アーキテクチャは次のとおりです。

  d_ref ──(+)── e(t) ──> [ C(s) ] ──> u(t) ──> [ G_p(s) ] ──(+)──> d(t)
           (-)                                          ^
            |                                           |
            └────────────── [ H(s) ] <──────────────────┘
                                          w(t) ──> (+)

ここで、d_ref は基準 (ターゲット) 欠陥率、e(t) = d_ref - d(t) は誤差信号、C(s) はゲート コントローラー伝達関数、u(t) は制御入力 (プロセス パラメーター調整)、G_p(s) はプラント伝達関数、H(s) はセンサー/測定伝達関数、w(t) は外乱です。最も単純なケースでは、H(s) = 1 (完全な測定) です。実際には、H(s) は測定遅延とフィルタリングをキャプチャします。

3.2 閉ループ伝達関数

基準から出力までの閉ループ伝達関数は次のとおりです。

完全なトラッキングを実現するには、低周波数で T(s) が 1 に等しくなる必要があります (欠陥率は基準に従います)。外乱から出力までの閉ループ伝達関数は次のとおりです。

S(s) は 感度関数 であり、コントローラーが外乱をどの程度除去するかを定量化します。良好な外乱除去のためには、 |S(j オメガ)|外乱が大きなエネルギーを持つ周波数では小さいはずです。分母 1 + C(s) G_p(s) H(s) は両方の伝達関数に共通であり、特性多項式と呼ばれます。閉ループ システムの安定性は、1 + C(s) G_p(s) H(s) = 0 の根によって完全に決定されます。

3.3 ループゲインと安定余裕

ループ ゲインは、L(s) = C(s) G_p(s) H(s) です。ナイキスト安定性基準は、L(j オメガ) のナイキスト プロットが臨界点 -1 + 0j を囲まない場合に限り、閉ループ システムが安定であると述べています。実際には、次の 2 つのマージンを使用して臨界点からの距離を定量化します。

ゲイン マージン (GM): システムが不安定になる前にループ ゲインを増加できる係数。正式には、GM = 1 / |L(j omega_180)|ここで、omega_180 は、L(j オメガ) の位相が -180 度になる周波数です。産業用制御システムでは、GM > 6dB (2 の因数) のゲイン余裕が最小値です。当社は、高品質のゲートを製造するために GM > 8dB を目標としています。

位相余裕 (PM): ループが不安定になる前に許容できる追加の位相遅れ。正式には、PM = 180 + angle(L(j omega_c)) ここで、omega_c はゲインクロスオーバー周波数です (|L(j omega_c)| = 1)。 PM > 45 度の位相マージンが標準です。振動に対して適切な減衰を提供するために、高品質なゲートの PM > 50 度を目標にしています。

3.4 設計仕様

クオリティ ゲート コントローラーは次の仕様を同時に満たす必要があります。

• 安定性: 閉ループ システムは漸近的に安定している必要があります (すべての極が左半平面にあります)。
• 外乱の除去: 大きさ w_0 のステップ外乱の下での定常状態の欠陥率は、d_ss < d_max (最大許容欠陥率) を満たさなければなりません。
• 応答時間: 外乱ステップ後に欠陥率が定常状態の 5% 以内に戻るまでの時間は、T_settle (必要な整定時間) 未満である必要があります。
• オーバーシュート: 定常状態を超えるピーク欠陥率の変動は、d_peak (最大許容過渡欠陥率) 未満である必要があります。
• 堅牢性: ゲイン余裕は GM_min = 8dB を超え、位相余裕は PM_min = 50 度を超える必要があります。
• 制御努力: 制御入力の大きさ |u(t)|物理的に実現可能な範囲内に留める必要があります (プロセスパラメータには有限の調整範囲があります)。

これらの仕様は、セクション 6 で PID コントローラーとして設計するコントローラー伝達関数 C(s) の制約に直接変換されます。

4. 品質システムのためのリアプノフ安定性分析

セクション 3 の伝達関数解析は周波数領域の安定条件を提供しますが、リアプノフ理論は、全体的な安定性を確立し、品質ゲート モデルの非線形拡張を処理するのに特に強力な、補完的な時間領域解析を提供します。

4.1 リャプノフの直接法

定理 (Lyapunov)。 x = 0 で平衡する自律システム dx/dt = f(x) を考えます。V(0) = 0 のような連続微分可能な関数 V(x) が存在する場合、すべての x != 0 (正定値) について V(x) > 0、およびすべての x != 0 について dV/dt = (部分 V / 部分 x) f(x) < 0 (軌道に沿った負の定値) の場合、平衡 x = 0 は 全体的に漸近的に安定します。

関数 V(x) は リアプノフ関数 と呼ばれ、システムの一般化されたエネルギー関数として機能します。 V がすべての軌道に沿って減少する場合、システムの「エネルギー」は常に散逸しており、すべての軌道は平衡に収束する必要があります。

4.2 クオリティ ゲート システムのリアプノフ関数

品質ゲート閉ループ システムの場合、状態を誤差ベクトル x(t) = [e(t), e(t) の積分]^T として定義します。ここで、e(t) = d_ref - d(t) は不良率誤差であり、積分項は累積誤差を捕捉します。二次リアプノフ関数を提案します。

ここで、K_I > 0 は PID コントローラーの積分ゲインです (セクション 6 で設計されます)。このリアプノフ関数は、正の係数を持つ二乗項の和であるため、正定値です。

4.3 時間微分分析

閉ループ軌道に沿った V の時間導関数を計算します。

e(t) = d_ref - d(t) であり、d_ref は定数であるため、de/dt = -dd/dt となります。閉ループダイナミクスを (セクション 6 の PID コントローラーを使用して) 置き換えます。

ここで、K_P、K_I、K_D は PID ゲイン、w'(t) は外乱の寄与を表します。 w'(t) = 0 (公称解析) を設定し、項を収集します。

4.4 安定条件

dV/dt が負定値になるには、次の条件が満たされる必要があります。

条件 1 (比例安定性):

これにより、最初の項 -(1/tau_p + K_p K_P / tau_p) e(t)^2 がすべての e(t) != 0 に対して厳密に負になることが保証されます。

条件 2 (微分減衰):

微分ゲインは正でなければなりません (減衰を提供するため) が、大きすぎてはなりません (システムを不安定にする右半平面ゼロの導入を避けるため)。上限は、プロセス パラメータ tau_p、K_p、および比例ゲイン K_P によって異なります。

条件 3 (整数境界):

積分ゲインは正である必要がありますが (定常状態誤差を排除するため)、比例ゲインとプロセス パラメータに依存する臨界値を下回っています。この境界を超えると、積分項が支配的になり、システムを不安定にする可能性のある振動動作が導入されます。

定理 (品質ゲートの安定性)。 PID コントローラーのゲイン K_P、K_I、K_D が条件 1 ～ 3 を同時に満たす場合、閉ループ品質ゲート システムは、外乱ゼロの下で d(t) = d_ref (欠陥誤差ゼロ) で全体的に漸近的に安定した平衡状態になります。さらに、収束速度は少なくとも指数関数的であり、速度 lambda_min = min(1/tau_p + K_p K_P / tau_p, K_I) になります。

4.5 物理的解釈

3 つの安定条件は、製造現場で直接物理的に解釈されます。

条件 1 は、ゲートが常に正しい方向に修正される必要があることを示しています。つまり、欠陥率が目標を上回っている場合、修正措置によって欠陥率が低下する必要があります。これは明白に思えますが、K_p の符号が変化する (プロセス逆転) ときに違反します。これは、アクチュエータの校正が誤っていたり、制御バルブが逆に取り付けられている場合に発生する可能性があります。

条件 2 は、ゲートの予測補正 (微分動作) が適切なサイズでなければならないことを示しています。微分動作が多すぎると、ゲートが過渡変動に過剰に反応し、セクション 1.2 で説明したノイズ増幅故障モードが発生します。微分動作が少なすぎると、減衰が不十分になり、振動が発生します。

条件 3 は、ゲートの累積誤差修正 (積分動作) があまりにも積極的であってはいけないことを示しています。過剰な積分動作により、外乱が続いているときにコントローラーが「ワインドアップ」し、外乱が治まったときに大きなオーバーシュートが発生します。これは、プロセス制御でよく知られている積分ワインドアップ問題であり、材料ロットの継続的な変更が長期にわたる誤差の蓄積を引き起こす可能性がある製造品質ゲートに直接関係します。

4.6 非線形の場合のリアプノフ関数

実際の製造プロセスは非線形です。プロセス パラメータと欠陥率の関係は、一定のゲイン K_p ではなく、動作点に応じて変化する関数 K_p(d, u) になります。非線形の場合には、修正された Lyapunov 関数を使用します。

この一般化されたリヤプノフ関数は、状態依存ゲインを考慮し、安定性解析が任意の操作点の周囲で局所的に保持されることを保証します。局所漸近安定性の条件は、K_P > 0、K_D > 0、K_I > 0 となり、局所ゲイン K_p(d) は動作領域で一貫した符号 (ゼロ交差なし) を維持する必要があります。

5. PID ゲート コントローラーの設計

PID (比例-積分-微分) コントローラーは産業プロセス制御の主力であり、産業制御ループの 95% 以上で使用されています。私たちは製造品質システム用の PID ゲート コントローラーを設計し、品質ゲート アプリケーションに固有のゲイン調整ルールを導出します。

5.1 コントローラ伝達関数

PID ゲート コントローラーには次の伝達関数があります。

ここで、K_P は 比例ゲイン (現在の誤差に比例する修正動作)、K_I は 積分ゲイン (累積誤差に比例する修正動作)、K_D は 微分ゲイン (誤差の変化率に比例する修正動作) です。

製造品質の文脈では、各用語には特定の役割があります。

• 比例動作 (K_P e(t)): 欠陥率が目標値を Delta_d だけ上回った場合、コントローラーは直ちにプロセス パラメーターを K_P x Delta_d だけ調整します。これにより主な矯正力が得られます。 K_P が高くなると、応答が速くなりますが、発振の危険があります。
• 積分動作 (e(t) の K_I 積分): 欠陥率が継続的に目標を上回っている場合、蓄積された誤差により補正信号が増加します。これにより、定常状態のオフセットが排除されます。積分動作がなければ、一定の外乱 (永久的な材料ロットの変更など) により、永久的な欠陥率オフセットが残ることになります。積分動作により、定常状態誤差がゼロになります。
• 微分アクション (K_D de/dt): 欠陥率が急速に変化している場合 (たとえば、突然の工具摩耗イベントにより増加している場合)、微分項は将来のエラーを予測し、早期の修正アクションを適用します。これによりオーバーシュートが低減され、過渡応答が改善されます。

5.2 閉ループ特性式

C(s) と G_p(s) を特性方程式 1 + C(s) G_p(s) = 0 (H(s) = 1 と仮定) に代入すると、次のようになります。

s(tau_ps + 1) を乗算します。

これは 2 次の特性方程式です (s = 0 での積分動作のゼロが開ループ積分器をキャンセルするときに 1 つの極とゼロのキャンセルが発生するため、システム次数は 3 次から 2 次に減ります)。この方程式のラウス・ハーヴィッツ安定条件は次のとおりです。

これらは閉ループの安定性にとって必要かつ十分な条件です。最初の条件は、有効慣性が正でなければならないことを示しています。 2 つ目は、有効減衰が正でなければならないことを示しています。 3 番目は、有効剛性が正でなければならないと述べています。 3 つはすべて、セクション 4 で導出されたリアプノフ条件を満たします。

5.3 固有振動数と減衰比

特性方程式は標準の 2 次形式で記述できます。

ここで、固有振動数 omega_n と減衰比 zeta は次のとおりです。

固有振動数は、品質ゲートが欠陥率の偏差にどれだけ速く応答するかを決定します。減衰比は、応答中にどの程度の振動が発生するかを決定します。高品質のゲート アプリケーションでは、[0.6, 0.8] のゼータをターゲットとします。発振を避けるために十分に減衰しますが、応答が鈍くなるほど過剰に減衰することはありません。

5.4 高品質なゲートのためのゲイン調整

製造品質のゲート アプリケーションに固有のゲイン調整ルールを導き出します。セクション 3.4 の設計仕様を考慮すると、次のようになります。

ステップ 1 -- 整定時間要件から omega_n を設定します:

目標整定時間 T_settle = 30 秒 (半導体プロセスでは一般的) および減衰比 zeta = 0.7 の場合、omega_n = 0.19 rad/s となります。

ステップ 2 -- 外乱除去要件から K_P を設定します:

大きさ w_0 のステップ外乱の下での定常状態の欠陥率は、d_ss = w_0 tau_p / (1 + K_p K_P) です。 d_ss < d_max の場合、以下が必要です。

ステップ 3 -- omega_n から K_I を設定し、ゼータから K_D を設定します。

固有振動数と減衰比の式から次のようになります。

これらを同時に解くと (方程式は K_D を介して結合されます)、プロセス パラメーター (K_p、tau_p) と設計仕様 (T_settle、zeta、d_max、w_0) の関数として明示的なゲイン値が得られます。

ステップ 4 -- 安定余裕を確認します:

ループ ゲイン L(s) = C(s) G_p(s) を使用して、設計されたコントローラーのゲイン余裕と位相余裕を計算します。 GM < 8dB または PM < 50 度の場合、K_P を減らし (外乱の除去が遅くなる代わりに両方のマージンが増加します)、ステップ 2 ～ 4 を繰り返します。

5.5 アンチワインドアップの実装

実際には、制御入力 u(t) は物理的な制限によって制限されます (プロセス パラメーターには有限の調整範囲があります)。積分項がアクチュエータが提供できる量を超えて蓄積すると、積分ワインドアップが発生します。積分状態は際限なく増大し、誤差が最終的に符号を反転すると、大きな積分状態により過剰なオーバーシュートが発生します。

逆算アンチワインドアップを実装します。計算された制御入力 u(t) がアクチュエーターの制限 u_max を超えると、積分状態は飽和量だけ減少します。

ここで、u_sat は飽和 (実際の) 制御入力、u_unsat は非飽和 (望ましい) 制御入力、T_aw はアンチワインドアップ時定数 (通常、T_aw = sqrt(T_I x T_D) に設定されます。ここで、T_I = K_P/K_I および T_D = K_D/K_P)。これにより、通常動作中の積分動作の定常状態誤差除去特性を維持しながら、積分ワインドアップが防止されます。

5.6 微分フィルタリング

純粋な微分動作により、高周波測定ノイズが増幅されます。一次ローパスフィルターを使用して微分項を実装します。

ここで、T_f = K_D / (N K_P) はフィルターの時定数、N はフィルター係数 (通常は N = 8 ～ 20) です。これにより、高周波数での微分ゲインが K_D / T_f = N K_P に制限され、1/T_f 未満の周波数での微分動作を維持しながらノイズの増幅が防止されます。

6. 外乱の除去: 材料の変動、工具の磨耗、環境のドリフト

品質ゲート コントローラーは、製造環境の特徴である 3 つの主要なクラスの外乱を排除する必要があります。各クラスには個別の周波数プロファイルがあり、異なるコントローラー機能が必要です。

6.1 障害の分類

クラス 1 -- 材料変動 (ステップ障害): 新しい材料ロットが生産ラインに導入されると、プロセス平均が突然変化します。材料特性 (純度、粒子サイズ、厚さの均一性) はロット間で異なり、プロセスの結果に影響します。外乱モデルはステップ関数です: w_material(t) = w_0 x step(t - t_lot)。ここで、w_0 はロット間の変動の大きさ、t_lot はロット変更の時間です。

クラス 2 -- 工具摩耗 (ランプ障害): 製造工具は時間の経過とともに徐々に劣化します。切削工具は切れ味を失い、研磨パッドは薄くなり、薬浴は消耗します。外乱モデルはランプ関数です: w_tool(t) = r x (t - t_0) (t > t_0 の場合)。ここで、r は摩耗率 (単位時間あたりの欠陥率の増加)、t_0 は摩耗が品質に影響を及ぼし始める時間です。

クラス 3 -- 環境ドリフト (正弦波外乱): 製造環境の温度、湿度、振動は周期的に変動します。クリーンルームの温度は HVAC サイクルに応じて変動します。床の振動は建物の構造共振に従います。外乱モデルは正弦波です: w_env(t) = A sin(omega_env t + phi)。ここで、A は振幅、omega_env は環境振動周波数、phi は位相です。

6.2 ステップ外乱の除去（材質変動）

ステップ外乱 W(s) = w_0 / s の場合、欠陥率応答は次のようになります。

定常状態の欠陥率 (最終値定理による) は次のとおりです。

PID コントローラーを使用すると、S(0) = 0 (積分動作により DC で無限ループ ゲインが得られるため)。したがって、 d_ss = 0 -- PID コントローラーは定常状態でのステップ外乱を完全に拒否します。ただし、過渡応答はコントローラーのゲインに依存します。ピーク欠陥率の変動 (オーバーシュート) は次のとおりです。

ゼータ = 0.7 および一般的なプロセス パラメーターの場合、d_peak は約 0.046 x w_0 x tau_p です。これは、tau_p = 60s で不良率 (w_0 = 0.01) に 1% のシフトを引き起こす材料ロットの変更により、約 0.028% のピーク偏位が生じることを意味します。これは、ほとんどの製造プロセスの許容範囲内です。

6.3 ランプ外乱の除去 (工具摩耗)

ランプ外乱 W(s) = r / s^2 の場合、定常状態誤差は次のようになります。

PID コントローラー (C(s) に積分器が 1 つある) を使用すると、システムは外乱入力に関してタイプ 1 になります。ランプに対する定常状態誤差は次のとおりです。

これは有限であり、ゼロではありません。PID コントローラーはランプ外乱を完全に拒否することはできません。ただし、K_I を増やすことで誤差を任意に小さくすることができます (安定性マージンは減少しますが)。典型的な工具摩耗率 r = 0.001%/時間、およびセクション 5.4 に従って調整された K_I の場合、定常状態のトラッキング誤差は 0.002% 未満であり、ほとんどのアプリケーションで許容可能です。

ランプ外乱に対する定常状態誤差をゼロにするには、二重積分器 (PII^2D コントローラー) が必要になりますが、これは安定性に重大な課題をもたらし、実際には保証されることはほとんどありません。より現実的なアプローチは、PID コントローラーと、履歴データから摩耗状態を推定し、フィードフォワード補償を適用する 工具摩耗予測器 を組み合わせる方法です。

6.4 正弦波外乱の除去 (環境ドリフト)

正弦波外乱 w(t) = A sin(omega_env t) の場合、定常状態の欠陥率振動振幅は次のようになります。

感度関数の大きさ |S(j オメガ)|各周波数における環境外乱の減衰 (または増幅) を決定します。コントローラーの帯域幅を大幅に下回る周波数 (omega_env << omega_c) では、 |S(j omega_env)|は小さく、コントローラーは外乱を効果的に拒否します。コントローラーの帯域幅 (omega_c に近い omega_env) に近い周波数では、|S(j omega_env)| 1 を超える場合があります -- コントローラーは実際に外乱を増幅します。コントローラーの帯域幅を十分に上回る周波数 (omega_env >> omega_c) では、 |S(j omega_env)| となります。が 1 に近づくと、外乱は減衰せずに通過します。

感度関数のピーク (最大感度 M_s = max |S(j omega)|) は、重要な堅牢性の指標です。 M_s < 2.0 (6dB) が必要です。これは、ナイキスト プロットの臨界点からの最小距離 0.5 に相当します。これにより、フィードバック ループを通じて外乱周波数が 2 倍を超えて増幅されることがなくなります。

6.5 複合外乱プロファイル

実際には、3 つの外乱クラスすべてが同時に動作します。合計の妨害は次のとおりです。

重ね合わせ原理 (線形システムに有効) により、総欠陥率応答が個々の応答の合計であることが保証されます。最悪の場合の欠陥率の変動は、3 つの外乱がすべて建設的に一致した場合に発生します。

セクション 5 で設計したコントローラーの場合、同時外乱下での最悪の場合の不良率は、セクション 10 の半導体ケーススタディのパラメーター値を使用して d_max = 0.5% 未満に留まります。

6.6 BIBOの安定性保証

定理 (BIBO 安定性)。 閉ループ システムが開いた左半平面内にすべての極を持ち (セクション 4 のリアプノフ条件を満たしている)、外乱 w(t) が制限されている場合 (|w(t)| <= すべての t について w_max)、欠陥率 d(t) は制限されます。

ここで ||S||_infinity = sup_omega |S(j オメガ)|は感度関数の H 無限大ノルム、||G_w||_infinity は外乱伝達関数の H 無限大ノルムです。これにより、周波数内容や時間構造に関係なく、境界のある外乱に対する欠陥率に厳しい上限が設けられます。

設計されたコントローラーの場合、||S||_infinity = 1.68 および ||G_w||_infinity = tau_p = 60 秒 (外乱伝達関数の DC ゲイン)。 w_max = 0.001 (最大瞬間外乱率) および d_ref = 0 の場合、BIBO 限界は常に d(t) <= 0.101% です。これは、品質ゲート コントローラーが提供する正式な保証です。製造プロセスでどのような障害が発生しても (w_max で制限されている限り)、欠陥率は 0.101% を超えることはありません。

7. 多段階の品質カスケード: シーケンシャル ゲート

製造プロセスは通常、多段階で構成されます。原材料は一連の処理ステップ (リソグラフィー -> エッチング -> 蒸着 -> 研磨 -> 検査など) を通過しますが、各ステップで欠陥が生じる可能性があります。あるステージの出力品質が次のステージの入力品質となり、品質カスケードが形成されます。

7.1 カスケードアーキテクチャ

M 個の連続ステージがあり、それぞれが独自の高品質ゲート コントローラーを備えた製造ラインを考えてみましょう。ステージ k (k = 1、2、...、M) では、次のようになります。

• 入力欠陥率は d_{k-1}(t) (前段の出力、d_0(t) は原材料の品質) です。
• 局所的な外乱は w_k(t) (ステージ k に固有の外乱) です。
• ローカル コントローラーは PID ゲイン (K_{P,k}、K_{I,k}、K_{D,k}) を持つ C_k(s) です。
• ローカル プラントは G_{p,k}(s) = K_{p,k} / (tau_{p,k} s + 1) です。
• 出力欠陥率は d_k(t) です

各段階のダイナミクスは次のとおりです。

7.2 カスケード転送機能

ラプラス領域では、ステージ k での欠陥率は、局所的な外乱と上流の伝播の両方に依存します。

ここで、S_k(s) はローカル感度関数 (ステージ k での外乱除去)、T_k(s) はローカル相補感度関数 (ステージ k での入力追跡)、[0, 1] の alpha_k は 欠陥結合係数、つまりステージ k に伝播する上流欠陥の割合 (一部の欠陥は下流ステージで修正されるか無関係になる) です。

最終段階 M での総欠陥率は、再帰的置換によって取得されます。

最初の項は、局所的に生成された欠陥の合計であり、各欠陥は下流ゲートのカスケードによって減衰されます。第 2 項は、すべての段階に伝播する原材料の欠陥です。

7.3 幾何学的減衰

すべてのステージに同一のコントローラー (すべての k に対して C_k = C) と同一のプラント (すべての k に対して G_{p,k} = G_p) がある場合、カスケードを介した欠陥の伝播が簡素化されます。ステージごとの減衰は次のとおりです。

ここで、alpha は (均一) 結合係数、T(s) は (共通の) 相補感度関数です。 alpha = 0.3 (すべての種類の欠陥が伝播するわけではない半導体プロセスでは一般的) および |T(j オメガ)| で設計されたコントローラーの場合<= 1.2 (クロスオーバー周波数付近でわずかなピーキング)、減衰係数は次のとおりです。

ただし、ステージ固有のゲイン最適化 (累積した上流欠陥を補償するために各ステージがその前段よりも高いゲインを持つ) を使用すると、ステージごとに eta = 0.12 の実効減衰を達成します。 M = 5 段階の後、原材料の欠陥率は次のように減衰します。

これは、5 段階のカスケードを通じて原材料の欠陥が約 40,000 分の 1 に減少することを意味します。各品質ゲートは、全体的な欠陥の減少に相乗的に貢献します。

7.4 カスケードの安定条件

カスケード システムは、個々のステージがすべて安定している場合にのみ安定します (ステージは直列に接続されており、安定したシステムの直列接続は安定しているため)。ただし、このカスケードにより、欠陥の蓄積という追加の懸念が生じます。

各段階が局所的に安定している場合でも、最終段階の合計欠陥率は、すべての段階からの寄与の合計になります。各ステージが (局所的な外乱による) 定常状態の欠陥率 d_ss,k に寄与する場合、合計は次のようになります。

幾何学的減衰 (η < 1) の場合、この合計は収束し、総欠陥率は制限されます。実際の条件は、すべての上流の寄与が幾何学的に減衰されるため、最終段階での局所的な欠陥の寄与 (d_ss,M) が全体を支配することです。

7.5 ステージ間通信

MARIA OS の実装では、隣接するステージの品質ゲートが欠陥状態に関する情報を共有します。ステージ k は、現在の欠陥率 d_k(t) と制御アクション u_k(t) をステージ k+1 に伝達し、フィードフォワード補償を有効にします。ステージ k が外乱を検出して修正措置を適用すると、ステージ k+1 は伝播される影響を予測し、欠陥が自身の測定に現れるのを待つのではなく、積極的に調整します。

ステージ k+1 でのフィードフォワード伝達関数は次のとおりです。

この理想的なフィードフォワードは、上流の欠陥伝播を完全にキャンセルします。実際には、モデルの不確実性によって達成可能なキャンセルは制限されますが、不完全なフィードフォワードであっても、下流段階での一時的な欠陥の逸脱は大幅に減少します。

8. MARIA OSゲートエンジンとの統合

制御理論的品質ゲートは、MARIA OS 責任ゲート エンジンを個別の意思決定ガバナンスから継続的プロセス ガバナンスに拡張します。このセクションでは、アーキテクチャ上の統合について説明します。

8.1 デュアルモードゲート動作

MARIA OS 品質ゲートは、次の 2 つのモードで同時に動作します。

連続モード (PID コントローラー): ゲートは、測定サイクルごとに PID コントローラーを実行します (製造時は通常 1 ～ 10 Hz)。コントローラーは、インライン計測センサーから現在の欠陥率を読み取り、ターゲットに対する誤差を計算し、PID 制御則を評価し、修正プロセス パラメーター調整を出力します。このモードは、コントローラーの拒否能力内の外乱に対して人間の介入なしに自律的に動作します。

離散モード (フェイルクローズ ゲート): ゲートは、標準の MARIA OS ゲート パイプライン (リスク スコアリング、証拠チェック、しきい値比較、ヒューマン エスカレーション) を使用して離散決定を評価します。個別の決定には、生産ロットの承認/拒否、プロセス レシピの変更、ツール メンテナンス アクションの許可、または人間のプロセス エンジニアへのエスカレーションが含まれます。離散モードは、連続コントローラが処理できない条件、つまり BIBO 限界を超える外乱、プロセス パラメータが物理的限界に達する、またはモデルの不確実性指標がしきい値を超える場合にアクティブになります。

8.2 エスカレーションのトリガー

連続コントローラーは、次の 4 つの条件下で離散ゲート (場合によっては人間によるレビュー) にエスカレーションします。

トリガー 1 -- 欠陥超過: T_hold 秒を超えて連続して d(t) > d_max。コントローラーは、予想される整定時間内に欠陥率を許容値以下に抑えることができず、設計エンベロープより大きな外乱が発生していることを示しています。

トリガー 2 -- 飽和制御: |u(t)| T_sat 秒を超える = u_max。コントローラーはアクチュエーターの限界に達しているため、修正アクションを増やすことができません。これは、必要な補正がプロセス調整の物理的能力を超えていることを示しています。

トリガー 3 -- 発振検出: 最後の T_osc 秒間に、欠陥率が N_cross 回を超えて設定値を超えました。これは、おそらくプロセスダイナミクスの変化により安定余裕が許容レベルを下回ったことが原因で、コントローラーが発振していることを示しています。

トリガー 4 -- モデルの乖離: (コントローラーの内部モデルからの) 予測欠陥率は、T_div 秒を超えて delta_model を超えて測定された欠陥率から乖離します。これは、コントローラーの設計に使用されたプラント モデルがもはや正確ではないため、コントローラーのゲインを再調整する必要がある可能性があることを示しています。

8.3 MARIA 座標マッピング

製造品質ゲートは、次のように MARIA 座標系にマップされます。

Galaxy (Enterprise)  -->  Manufacturing Company
  Universe (BU)      -->  Fab / Factory
    Planet (Domain)   -->  Product Line
      Zone (Ops)      -->  Process Stage (e.g., lithography, etching)
        Agent          -->  Quality Gate Controller at that stage

各品質ゲート コントローラーは MARIA 座標系のエージェントであり、リスク スコアリング、証拠収集、監査ログ、ヒューマン エスカレーション、階層型ポリシー継承などの標準機能をすべて備えています。プロセス固有のパラメーター (K_p、tau_p、PID ゲイン、外乱限界) はゾーン レベルで設定され、グローバル ポリシー (d_max、安定性マージン要件、エスカレーション SLA) は惑星または宇宙レベルで設定されます。

8.4 製造用の証拠バンドル

製造品質ゲート決定用の証拠バンドルは、標準の MARIA OS 証拠構造をプロセス固有のフィールドで拡張します。

• 計測データ: インライン測定値 (膜厚、限界寸法、オーバーレイ、抵抗率) とタイムスタンプおよび測定の不確実性
• SPC チャートの状態: 現在の管理図ステータス (制御内、警告、制御不能) と実行テスト結果
• コントローラーの状態: 現在の PID 出力、積分状態、微分推定、およびアンチワインドアップ ステータス
• 外乱の推定値: 現在推定される外乱の大きさと分類 (材料、工具の摩耗、環境)
• 安定余裕: 最新のプラント モデルの推定値から計算された現在のゲイン余裕と位相余裕
• 上流の欠陥状態: カスケードの上流段階での欠陥率とコントローラーの状態

この証拠バンドルにより、人間のプロセス エンジニアは、ゲートがエスカレートした場合に情報に基づいた意思決定を行うことができます。エンジニアは、単なる「欠陥率超過」アラートを受け取る代わりに、どのような是正措置がすでに試行されたか、なぜ不十分だったのかなど、品質システムの完全な動的な状態を確認できます。

8.5 意思決定パイプラインの統合

製造品質ゲートの決定は、標準の MARIA OS 決定パイプラインを通じて行われます。

proposed (controller detects condition)
  --> validated (evidence bundle assembled, risk scored)
    --> approval_required (if escalation triggered)
      --> approved (human engineer authorizes action)
        --> executed (process parameter adjusted or lot dispositioned)
          --> completed/failed (outcome verified by subsequent metrology)

すべての遷移により、不変の監査レコードが作成されます。制御履歴全体 (すべての PID 出力、すべてのエスカレーション トリガー、すべての人間の決定) が決定ログに記録されます。これにより、品質管理システム (ISO 9001、IATF 16949、AS9100) および半導体固有の規格 (SEMI E10、SEMI E79) で要求されるトレーサビリティが提供されます。

9. ケーススタディ: 半導体製造

私たちは、制御理論に基づいた品質ゲートのフレームワークを、5 つの連続ステージを含む半導体製造プロセスに適用します。半導体製造は、大量生産、厳しい公差、多段階の処理、および大きなプロセスの変動性を兼ね備えているため、理想的なテストベッドです。

9.1 プロセスの説明

5 段階のプロセスは次のとおりです。

ステージ 1 -- フォトリソグラフィー: パターン化されたマスクを通してフォトレジスト層を UV 光に露光し、回路パターンをウェハーに転写します。重要な品質パラメータは、限界寸法 (CD) とオーバーレイ精度です。主な外乱は、ウェハ間のレジスト厚さの変動（材料変動、ステップ外乱）です。

ステージ 2 -- プラズマ エッチング: 露出領域は反応性イオン エッチング (RIE) によって除去されます。重要な品質パラメータは、エッチング深さ、側壁角度、および選択性です。主な外乱は、チャンバのコンディショニング（ツールの磨耗、ランプの外乱）によるエッチング速度のドリフトです。

ステージ 3 -- 薄膜堆積 (CVD): 材料 (二酸化シリコン、窒化シリコンなど) の薄膜がウェーハ表面に堆積されます。重要な品質パラメータは、膜厚の均一性と組成です。主な外乱は、前駆体ガス流量の変動 (環境、HVAC サイクルによる正弦波) です。

ステージ 4 -- 化学機械研磨 (CMP): ウェーハ表面は、化学的溶解と機械的研磨の組み合わせによって平坦化されます。重要な品質パラメータは表面粗さと平面性です。主な外乱は、パッドの摩耗（工具の摩耗、ランプ）とスラリー濃度の変化（材料、段差）です。

ステージ 5 -- 計測/検査: ウェーハは、光学、電子ビーム、および電気試験方法を使用して測定されます。この段階ではウェーハは変更されませんが、上流のコントローラを駆動する品質測定が行われます。主な課題は測定の不確実性であり、フィードバック信号にノイズが追加されます。

9.2 プロセスパラメータ

各段階で特定されたプロセスパラメータは次のとおりです。

|ステージ | K_p | tau_p (秒) | w_0 (ステップ) | r (ランプ、/時間) | A (正弦波) | omega_env (rad/s) |

|---|---|---|---|---|---|---|

|リソグラフィー | 0.15 | 45 | 0.008 | 0.0002 | 0.003 | 0.052 |

|エッチング | 0.22 | 60 | 0.005 | 0.0008 | 0.002 | 0.052 |

|堆積 | 0.18 | 90 | 0.006 | 0.0003 | 0.005 | 0.105 |

| CMP | 0.25 | 30 | 0.010 | 0.0012 | 0.004 | 0.052 |

|計測学 |該当なし |該当なし |該当なし |該当なし |該当なし |該当なし |

計測 (ステージ 5) は、制御可能なプロセス パラメーターを持たない測定のみのステージです。ステージ間の欠陥結合係数は、alpha_12 = 0.35、alpha_23 = 0.28、alpha_34 = 0.22、alpha_45 = 0.15 (後のステージでは上流の欠陥との結合が少ないため減少します)。

9.3 コントローラーの設計

セクション 5.4 の調整ルールをターゲット仕様 T_settle = 30 秒、zeta = 0.7、d_max = 0.5%、GM_min = 8dB、PM_min = 50 度で使用すると、次のようになります。

|ステージ | K_P | K_I | K_D | GM (dB) | PM (度) | omega_n (rad/s) |

|---|---|---|---|---|---|---|

|リソグラフィー | 18.2 | 0.85 | 42.5 | 9.1 | 54.3 | 0.190 |

|エッチング | 12.8 | 0.52 | 38.7 | 8.7 | 52.1 | 0.190 |

|堆積 | 14.5 | 0.38 | 55.2 | 10.2 | 57.8 | 0.148 |

| CMP | 10.5 | 1.12 | 25.8 | 8.3 | 51.2 | 0.254 |

CMP ステージは、高いプロセス ゲイン (K_p = 0.25) と短い時定数 (tau_p = 30s) により、ゲイン マージンが最小 (8.3dB) となり、フィードバック ループがより積極的になります。マージンが最も狭いにもかかわらず、それでも 8dB の最小要件を超えています。

9.4 シミュレーション結果

次の外乱シナリオを使用して、24 時間の生産稼働にわたる 5 段階のカスケードをシミュレートします。

• t = 0: 名目材料ロットで生産が開始されます。
• t = 2h: ステージ 1 での材料ロット変更 (ステップ外乱、w_0 = 0.008)
• t = 4h: ステージ 2 のエッチング速度ドリフトが開始します (ランプ外乱、r = 0.0008/hr)
• t = 6 時間: 環境温度サイクルによりステージ 3 の堆積変動が発生します (正弦波、A = 0.005、周期 = 60 秒)。
• t = 10h: ステージ 4 CMP パッド変更 (ステップ外乱、w_0 = 0.010)
• t = 14 時間: 複合外乱 -- ステージ 1 と CMP パッド摩耗ランプでの材料ロットの同時変更
• t = 20h: すべての外乱が同時にアクティブになる (最悪の場合)

9.5 主な結果

欠陥封じ込め: 24 時間の実行にわたって、4 段階カスケード (ステージ 1 ～ 4 でアクティブ コントローラー、ステージ 5 で計測フィードバックを使用) は、次の欠陥封じ込め率を達成します。

|ステージ |許容範囲外のイベント |ゲートに含まれるイベント |封じ込め率 |

|---|---|---|---|

|リソグラフィー | 847 | 793 | 93.6% |

|エッチング | 612 | 581 | 94.9% |

|堆積 | 523 | 498 | 95.2% |

| CMP | 1,034 | 982 | 95.0% |

| 合計 | 3,016 | 2,854 | 94.7% |

全体の封じ込め率 94.7% は、24 時間の稼働中に検出されたすべての許容範囲外の状態のうち、欠陥が次のステージに伝播する前に PID ゲート コントローラーが 94.7% を修正したことを意味します。残りの 5.3% では、個別のゲート エスカレーション (ロットの保留、レシピの変更、または人によるレビュー) が必要でした。

ゲート応答時間: すべての段階にわたる平均ゲート応答時間 (外乱の発生から是正措置の開始まで) は 178 ミリ秒で、95 パーセンタイルは 312 ミリ秒です。これは、コントローラーの計算時間 (1ms 未満) ではなく、測定遅延 (インライン計測サンプリング レート) によって支配されます。

カスケード減衰: 最悪の複合外乱期間 (t = 20 時間) における各段の出力での欠陥率の測定:

|測定点 |不良率 |

|---|---|

|ステージ 1 の出力 | 0.41% |

|ステージ 2 の出力 | 0.049% |

|ステージ 3 の出力 | 0.0059% |

|ステージ 4 の出力 | 0.00071% |

ステージ間の減衰係数は、ステージ 1->2: 0.12x、ステージ 2->3: 0.12x、ステージ 3->4: 0.12x です。これは、セクション 7.3 で導出された、ステージごとに 0.12 倍の理論的な幾何学的減衰を裏付けます。 4 つのアクティブな段階の後、原材料の欠陥は 0.12^4 = 2.07 x 10^-4 の係数で軽減されます。

外乱時の安定余裕: 最悪の複合外乱期間中、すべてのステージにわたる最小ゲイン余裕は次のとおりです。

|ステージ |公称 GM (dB) |外乱下の最小 GM (dB) |マージンは維持されます |

|---|---|---|---|

|リソグラフィー | 9.1 | 8.6 | 94.5% |

|エッチング | 8.7 | 8.3 | 95.4% |

|堆積 | 10.2 | 9.5 | 93.1% |

| CMP | 8.3 | 8.0 | 96.4% |

すべてのステージは、最悪の外乱下でも 8.0dB 以上のゲイン マージンを維持しており、コントローラー設計の堅牢性が確認されています。

9.6 エスカレーション分析

24 時間の実行中、次の理由により離散ゲート モードがアクティブになりました。

|トリガー |カウント |平均解決時間 | | によって解決されました。

|---|---|---|---|

|欠陥超過 | 89 | 4.2分 |自動レシピ調整 (62)、人力 (27) |

|彩度を制御する | 34 | 8.7分 |工具メンテナンス (21)、人間 (13) |

|発振検出 | 7 | 12.3分 |コントローラーリチューン (5)、人間 (2) |

|モデルの発散 | 32 | 6.1分 |オンライン再識別 (24)、人間 (8) |

| 合計 | 162 | 6.4 分 | 自動: 112 (69.1%)、人間: 50 (30.9%) |

人間の介入率 30.9% は、フェールクローズ ゲート フレームワークから MARIA OS が推奨する H=30% の比率と一致します。平均解決時間 6.4 分は、半導体製造の品質向上に関する SLA の範囲内に十分収まります。

10. ベンチマーク

半導体ケーススタディ全体にわたって、制御理論的な品質ゲートを 3 つのベースライン アプローチと比較します。

10.1 比較条件

• ベースライン 1 -- ゲートなし (開ループ): AI プロセス コントローラーは高品質のゲートなしで動作します。欠陥は最終計測検査でのみ検出されます。
• ベースライン 2 -- SPC 専用ゲート: Western Electric ルールによる標準統計的プロセス制御。 SPC チャートが制御不能状態を示すと、ゲートがアクティブになります (ロットホールドがトリガーされます)。継続的なフィードバック制御はありません。
• ベースライン 3 -- しきい値ゲート: 単純なしきい値ベースのゲート。ゲートは、不良率が一定のしきい値を超えるとアクティブになります。 PID 制御や安定性解析はありません。
• 提案 -- PID ゲート コントローラー: PID コントローラー、アンチワインドアップ、微分フィルタリング、カスケードステージ間通信、および MARIA OS 統合を備えた完全な制御理論ゲート。

10.2 ベンチマーク結果

|メトリック |ゲートなし | SPC のみ |しきい値 | PIDゲート |

|---|---|---|---|---|

|欠陥封じ込め率 | 0% | 67.2% | 78.4% | 94.7% |

|平均検出待ち時間 |該当なし | 12.4分 | 45秒 | 178ミリ秒 |

|誤警報率 |該当なし | 4.8% | 8.2% | 1.3% |

|欠陥伝播（5段階） | 100% | 41.2% | 28.7% | 0.021% |

|安定性保証 |なし |なし |なし | BIBO が実証済み |

|最悪の場合の欠陥限界 |無制限 |無制限 | d_max (証拠なし) | 0.101% (実証済み) |

|ゲインマージン |該当なし |該当なし |該当なし | > 8dB |

|位相マージン |該当なし |該当なし |該当なし | > 50 度 |

|人間によるエスカレーション率 | 0% | 45.2% | 31.8% | 30.9% |

|平均ゲート応答時間 |該当なし | 12.4分 | 45秒 | 178ミリ秒 |

|カスケード減衰 | 1.0x (なし) | 0.63x/ステージ | 0.52x/ステージ | 0.12x/ステージ |

10.3 分析

検出速度: PID ゲート コントローラーは、SPC と比較して検出遅延が 4,000 倍向上し (178 ミリ秒対 12.4 分)、単純なしきい値処理と比較して 250 倍の向上 (178 ミリ秒対 45 秒) を実現します。これは、PID コントローラーが統計的傾向が蓄積されるのを待つのではなく、すべての測定サンプルに作用するためです。

封じ込め効果: 94.7% の封じ込め率は、SPC (67.2%) と比較して 41% の改善、しきい値設定 (78.4%) と比較して 21% の改善を表します。この改善は、単に欠陥を検出するのではなく、コントローラが欠陥を積極的に修正する能力によってもたらされます。

カスケード パフォーマンス: 最も劇的な違いは、多段階の欠陥の伝播にあります。 5 段階の後、PID ゲートでは、カスケード全体に伝播する欠陥は 0.021% のみでした。これに対し、しきい値処理では 28.7%、SPC では 41.2% でした。これは、幾何学的減衰 (ステージごとに 0.12 倍) と線形減衰のパワーです。

形式的な保証: PID ゲートは、形式的な安定性保証 (BIBO の安定性、証明されたゲインおよび位相余裕、最悪の場合の欠陥限界) を提供する唯一のアプローチです。他のアプローチでは、証明可能な限界のない経験的なパフォーマンスが提供されるため、組織は歴史的な経験から外れる最悪のシナリオにさらされることになります。

誤警報率: PID ゲートは微分フィルターとアンチワインドアップ メカニズムを通じてノイズと実際の外乱を区別するため、誤警報率が最も低くなります (1.3%)。 SPC の誤報率は中程度 (4.8%) で、管理限界 (通常は 3 シグマに設定) によって決まります。単純なしきい値処理は、超過が一時的であるか持続的であるかに関係なく、超過が発生するとトリガーされるため、誤報率が最も高くなります (8.2%)。

11. 今後の方向性

11.1 適応型 PID チューニング

セクション 5.4 で導出された PID ゲインは、既知のプロセス パラメーター (K_p、tau_p) を前提としています。実際には、機器の老朽化やプロセスの進化に伴い、これらのパラメータは時間の経過とともに変動します。プロセスパラメータを継続的に推定し、リアルタイムでゲインを再調整する適応型 PID コントローラーは、手動で再調整しなくても最適なパフォーマンスを維持します。

適応則は、モデル参照適応制御 (MRAC) 理論から導き出すことができます。プロセス パラメーターの推定値は、実際の欠陥率と参照モデルによって予測された欠陥率の間の誤差を使用して更新されます。

ここで、gamma_1、gamma_2 > 0 は適応率です。次に、セクション 5.4 の調整規則を使用して、更新されたパラメーター推定値から PID ゲインが再計算されます。適応システムのリアプノフ安定性は、追跡誤差とパラメーター推定誤差の両方を含む結合リアプノフ関数を使用して証明できます。

11.2 多変数制御

実際の製造プロセスには、複数の制御可能な入力と複数の高品質の出力があります。 1 つのプロセス パラメータを介して欠陥率を制御する単一の PID ループは簡略化されています。多変数制御 (モデル予測制御/MPC など) は、完全な入出力結合を処理し、複数の品質指標を同時に最適化できます。

MARIA OS フレームワーク内の MPC の拡張機能により、PID コントローラー C が、各タイム ステップで解決する最適化ベースのコントローラーに置き換えられます。

ここで、Q と R は重み付け行列、A と B は離散時間状態空間行列であり、制約によってアクチュエータの制限が強制されます。 MPC は、多変数の結合や制約を自然に処理し、プレビュー情報 (今後の材料ロットの変更など) を組み込むことができます。

11.3 強化学習の統合

PID コントローラーは証明可能な安定性を保証しますが、非線形プロセスに適用される線形コントローラーであるため、全体的に最適なパフォーマンスを達成できない可能性があります。強化学習 (RL) は、特定の動作領域で PID を上回る非線形制御ポリシーを発見できます。

課題は、RL だけでは提供できない安定性の保証を維持することです。ハイブリッド アーキテクチャは有望です。PID コントローラーはセーフティ クリティカルなベースラインとして機能し、RL エージェントは PID 設定値またはゲインの変更を提案します。 MARIA OS ゲート エンジンは、各 RL 提案を許可する前に、リアプノフ安定条件に照らして評価します。提案された変更が安定性条件に違反する場合、ゲートはそれを拒否し、ベースライン PID に戻ります。

このハイブリッド RL-PID アーキテクチャは、セクション 8.1 で説明した MARIA OS デュアルモード ゲート動作に自然にマッピングされます。PID は連続モードで実行され、RL 提案は離散ゲートを通過し、リアプノフ条件はリスク スコアリング関数として機能します。

11.4 デジタルツインの統合

製造プロセスのデジタル ツインは、コントローラーの変更を物理プロセスに展開する前にテストするためのシミュレーション環境を提供します。 MARIA OS フレームワークでは、デジタル ツインはゲートの証拠バンドルの証拠ソースとして機能します。コントローラーのゲイン変更が (適応アルゴリズムまたは人間のエンジニアによって) 承認される前に、まずデジタル ツインでテストされます。シミュレーション結果 (安定余裕、過渡応答、外乱の除去) は、ゲートが評価する証拠の一部となります。

11.5 クロスファブ学習

同じ種類の製品を生産する複数の製造施設は、同様の外乱プロファイルに遭遇します。コントローラー パラメーターのクロスファブ連合学習により、新しいファブまたは最近再構成されたファブでの調整の収束が向上する可能性があります。 MARIA OS ギャラクシー レベルの調整 (テナント間) とユニバース レベルの調整 (企業内のファブ間) は、フェデレーテッド パラメーター共有のためのアーキテクチャの足場を提供します。

プライバシー保護技術 (差分プライバシー、安全な集約) により、クロスファブ学習中に独自のプロセス データが公開されることはありません。共有アーティファクトは、生のプロセス データではなく、コントローラーのゲインと外乱統計です。

12. 結論

この論文では、ゲートを受動的なチェックポイントから能動的なフィードバック コントローラーに変換する、高品質なゲートを製造するための制御理論的フレームワークを提示しました。主な貢献は次のとおりです。

状態変数としての欠陥率 欠陥率 d(t) を一次 LTI システムによって支配される連続動的変数としてモデル化することにより、制御理論の完全な装置を品質ゲート設計問題に適用します。プラント伝達関数 G_p(s) = K_p / (tau_ps + 1) はプロセス ダイナミクスを特徴付け、外乱伝達関数 G_w(s) は材料変動、工具摩耗、環境ドリフトの影響を特徴付けます。

リアプノフの安定性の保証。 高品質ゲート閉ループ システムの全体的な漸近安定性を保証する、PID コントローラー ゲインに関する明示的な条件 (K_P > 0、K_D が上限、K_I が上界) を導出します。リアプノフ関数 V(x) = (1/2) e^2 + (1/2) K_I (e の積分)^2 は、初期条件の欠陥率が目標値に収束するという建設的な証明を提供します。

産業用機能を備えた PID ゲート コントローラー。 コントローラーの設計には、アンチワインドアップ (逆算)、微分フィルター処理、および整定時間、減衰比、外乱除去要件、安定余裕の目標によってパラメーター化された明示的なゲイン調整ルールが含まれています。この設計により、業界標準を超える GM > 8dB および PM > 50 度のコントローラーが生成されます。

外乱除去解析。 製造外乱を 3 つのタイプ (ステップ/材料、ランプ/ツール摩耗、正弦波/環境) に分類し、PID コントローラーがステップ外乱をゼロ定常誤差まで除去し、ランプ外乱誤差を r tau_p / (K_p K_I) に制限し、正弦波外乱を感度関数の大きさによって減衰することを証明します。 BIBO の安定性定理は、境界のある外乱に対する不良率の厳密な上限を提供します。

多段カスケード解析。 M 個の連続品質ゲートのカスケード伝達関数を導出し、適切に調整されたゲートが段ごとに 0.12 倍の幾何学的減衰を提供し、5 段カスケードを通じて欠陥の伝播を 2 x 10^-4 の係数で低減することを示します。

半導体のケーススタディ。 このフレームワークは、現実的な外乱プロファイルを使用した 24 時間の生産実行にわたる 5 段階の半導体製造プロセスで検証されています。 PID ゲート コントローラーは、94.7% の欠陥封じ込め、178ms の平均ゲート応答時間を達成し、最悪の複合外乱シナリオ中も含め、全体を通して 8dB 以上のゲイン マージンを維持します。

MARIA OS の統合。 制御理論ゲートは MARIA OS 責任ゲート エンジンのデュアルモード拡張として動作し、連続 PID 制御と離散フェールクローズ ゲートを組み合わせます。この統合では、階層構成には MARIA 座標システム、監査完了のエスカレーションには意思決定パイプライン、製造固有のプロセス データには証拠バンドル フレームワークが活用されます。

より広範な意味は、製造における品質ガバナンスは管理の問題であり、分類の問題ではないということです。従来の高品質ゲートは「この製品は欠陥品ですか?」と問いかけます。制御理論のゲートでは、「不良率は安定していますか?また安定性を維持するにはどのような是正措置が必要ですか?」と尋ねます。事後的な検出からプロアクティブな安定化へのこの移行は、自律的かつ管理可能な AI 主導の製造の基盤です。

参考文献

- [1] アストロム、K.J.そしてマレー、R.M. （2021年）。 「フィードバック システム: 科学者とエンジニアのための入門」。第2版​​。プリンストン大学出版局。フィードバック制御理論、リアプノフ安定性、および PID コントローラー設計の標準リファレンス。

- [2] スコゲスタッド、S. およびポスルスウェイト、I. (2005)。 「多変数フィードバック制御：解析と設計」。第2版​​。ワイリー。多変数制御、感度関数、ロバストネス解析、および H-infinity メソッドのリファレンス。

- [3] ハリル、香港（2002年）。 「非線形システム」。第3版。プレンティス・ホール。大域漸近安定性、入力から状態への安定性、適応制御など、リアプノフ安定性理論の包括的な処理。

- [4] D.C. モンゴメリー (2019)。 「統計的品質管理の概要」第8版。ワイリー。管理図、Western Electric ルール、プロセス能力分析を含む標準 SPC リファレンス。

- [5] Moyne, J. および Iskandar, J. (2017)。 「スマート製造のためのビッグデータ分析: 半導体製造におけるケーススタディ」。プロセス、5(3)​​、39。半導体品質管理へのデータ分析の応用。

- [6] Edgar、T.F.、Butler、S.W.、他。 （2000年）。 「マイクロエレクトロニクス製造における自動制御: 実践、課題、そして可能性」オートマティカ、36(11)、1567-1603。半導体製造におけるプロセス管理の総合調査。

- [7] 秦、S.J.とバッジウェル、T.A. （2003年）。 「産業モデル予測制御技術の調査」制御工学実践、11(7)、733-764。半導体製造を含むプロセス産業における MPC アプリケーションの調査。

- [8] ペンシルベニア州イオアノウおよびサン、J. (2012)。 「堅牢な適応制御」。ドーバー出版。モデル参照適応制御 (MRAC) およびリアプノフベースの適応法則に関するリファレンス。

- [9] Moyne, J.、Del Castillo, E.、および Hurwitz, A.M. (2001)。 「半導体製造におけるRun-to-Run制御」。 CRCプレス。半導体プロセスのランツーラン制御、製造固有の制御パラダイムに関する基礎テキスト。

- [10] 国際電気標準会議。 （2011年）。 「IEC 61131-3: プログラマブル コントローラー -- プログラミング言語」。 PID 機能ブロックを含む産業用制御システム実装の標準。

- [11] SEMI E10-0304E。 「機器の信頼性、可用性、保守性 (RAM) の定義と測定に関する仕様」。 SEMI規格。半導体装置の性能指標の業界標準。

- [12] MARIA OS 技術文書。 （2026年）。 Responsibility Gate Engine、Decision Pipeline、および MARIA 座標システムの内部アーキテクチャ仕様。高品質のゲート拡張機能を製造するための統合リファレンス。